Comment résoudre les problèmes thermiques du conditionnement des chips

  Les puces logiques génèrent de la chaleur, et plus la logique est dense et plus les éléments de traitement sont utilisés, plus la chaleur est importante. ...
Les ingénieurs recherchent des moyens de dissiper efficacement la chaleur des modules complexes.

Placer plusieurs puces côte à côte dans le même boîtier peut atténuer les problèmes thermiques, mais à mesure que les entreprises se tournent davantage vers l'empilage de puces et les emballages plus denses pour augmenter les performances et réduire la consommation, elles sont confrontées à un nouvel ensemble de problèmes liés à la chaleur.

Les puces d'emballage avancées peuvent non seulement répondre aux besoins du calcul haute performance, de l'intelligence artificielle, de la croissance de la densité de puissance, etc., mais les problèmes de dissipation thermique des emballages avancés sont également devenus complexes. Parce que les points chauds sur une puce affecteront la répartition de la chaleur des puces adjacentes. La vitesse d'interconnexion entre les puces est également plus lente dans les modules que dans les SoC.

"Avant que le monde ne se lance dans des choses comme le multicœur, vous aviez affaire à une puce qui avait une puissance maximale d'environ 150 watts par centimètre carré, ce qui constituait une source de chaleur unique", a déclaré John Parry, responsable de l'électronique et des semi-conducteurs chez Logiciel Siemens pour les industries numériques. Vous pouvez dissiper la chaleur dans les trois directions, ce qui vous permet d’atteindre des densités de puissance assez élevées. Mais lorsque vous avez une puce et que vous en placez une autre à côté, puis une autre puce à côté, elles "se réchauffent mutuellement". Cela signifie que vous ne pouvez pas tolérer le même niveau de puissance pour chaque puce, ce qui rend le problème thermique. défi beaucoup plus difficile.

C’est l’une des principales raisons de la lenteur des progrès de l’empilement de circuits intégrés 3D sur le marché. Bien que le concept ait du sens du point de vue de l’efficacité énergétique et de l’intégration – et fonctionne bien en 3D NAND et HBM – c’est une autre histoire lorsque la logique est incluse. Les puces logiques génèrent de la chaleur, et plus la logique est dense et plus l'utilisation des éléments de traitement est élevée, plus la chaleur est importante. Cela rend l'empilement logique rare, ce qui explique la popularité des conceptions BGA et fan-out à puce retournée 2,5D.

 

 

01 Choisissez le bon forfait

Pour les concepteurs de puces, il existe de nombreuses options de conditionnement. Mais la performance de l’intégration des puces est cruciale. Les composants tels que le silicium, les TSV, les piliers en cuivre, etc. ont tous des coefficients de dilatation thermique (TCE) différents, ce qui affecte le rendement de l'assemblage et la fiabilité à long terme.

Si vous ouvrez et fermez à une fréquence plus élevée, vous risquez de rencontrer des problèmes de cycle thermique. Le circuit imprimé, les billes de soudure et le silicium se dilatent et se contractent à des rythmes différents. Par conséquent, il est normal de constater des défaillances dues aux cycles thermiques dans les coins du boîtier, où les billes de soudure peuvent se fissurer. On pourrait donc y mettre un fil de terre supplémentaire ou une alimentation supplémentaire.

Le package BGA à puce retournée actuellement populaire avec CPU et HBM a une superficie d'environ 2 500 millimètres carrés. "Nous voyons une grosse puce devenir potentiellement quatre ou cinq petites puces", a déclaré Mike McIntyre, directeur de la gestion des produits logiciels chez Onto Innovation. "Vous devez donc disposer de plus d'E/S pour permettre à ces puces de communiquer entre elles. Vous pouvez donc allouer de la chaleur.

En fin de compte, le refroidissement est un problème qui peut être résolu au niveau du système, et qui s’accompagne d’une série de compromis.

En fait, certains appareils sont si complexes qu’il est difficile de remplacer facilement des composants afin de personnaliser ces appareils pour un domaine d’application spécifique. C'est pourquoi de nombreux produits d'emballage avancés sont utilisés pour des composants à très haut volume ou dont le prix est élastique, tels que les puces de serveur.

02 Progrès dans la simulation et les tests de modules à puce

Néanmoins, les ingénieurs recherchent de nouvelles façons d’effectuer une analyse thermique de la fiabilité des boîtiers avant la fabrication des modules sous boîtier. Par exemple, Siemens fournit un exemple de module basé sur un double ASIC qui monte une couche de redistribution de sortance (RDL) sur un substrat organique multicouche dans un boîtier BGA. Il utilise deux modèles, l'un pour le WLP basé sur RDL et l'autre pour le BGA sur des substrats organiques multicouches. Ces modèles de boîtiers sont paramétriques, y compris l'empilement de couches de substrat et le BGA avant l'introduction des informations EDA, et permettent une évaluation précoce des matériaux et une sélection précoce du placement de la puce. Ensuite, les données EDA ont été importées et, pour chaque modèle, des cartes de matériaux ont fourni une description thermique détaillée de la répartition du cuivre dans toutes les couches. La simulation finale de dissipation thermique (voir Figure 2) a pris en compte tous les matériaux à l'exception du capuchon métallique, du TIM et des matériaux de sous-remplissage.

 

  Eric Ouyang, directeur du marketing technique de JCET, a rejoint les ingénieurs de JCET et Meta pour comparer les performances thermiques des puces monolithiques, des modules multi-puces, des interposeurs 2,5D et des puces empilées 3D avec un ASIC et deux SRAM. Le processus de comparaison maintient l'environnement du serveur, le dissipateur thermique avec chambre à vide et le TIM constants. Sur le plan thermique, les puces 2,5D et MCM fonctionnent mieux que les puces 3D ou monolithiques. Ouyang et ses collègues du JCET ont conçu une matrice de résistances et un diagramme d'enveloppe de puissance (voir Figure 3) qui peuvent être utilisés dans les premières conceptions de modules pour déterminer les niveaux de puissance d'entrée de différentes puces et définir les jonctions avant de longues simulations thermiques. Si la température peut être combinée de manière fiable. Comme le montre la figure, une zone de sécurité met en évidence la plage de puissance sur chaque puce qui répond aux normes de fiabilité.

Ouyang a expliqué qu'au cours du processus de conception, les concepteurs de circuits peuvent avoir une idée des niveaux de puissance des différentes puces placées dans le module, mais peuvent ne pas savoir si ces niveaux de puissance sont dans les limites de fiabilité. Ce diagramme détermine la zone d'alimentation sûre pour un maximum de trois puces dans un module chiplet. L'équipe a développé un calculateur de puissance automatique pour davantage de puces.

 

03 Quantifier la résistance thermique

Nous pouvons comprendre comment la chaleur est conduite à travers la puce de silicium, le circuit imprimé, la colle, le TIM ou le couvercle de l'emballage, et utiliser des méthodes standard de différence de température et de fonction de puissance pour suivre les valeurs de température et de résistance.

"Le chemin thermique est quantifié par trois valeurs clés : la résistance thermique de la jonction du dispositif à l'environnement, la résistance thermique de la jonction au boîtier [au-dessus de l'emballage] et la résistance thermique de la jonction à l'environnement. circuit imprimé", a déclaré Ouyang du JCET. résistance thermique. Il a noté qu'au minimum, les clients de JCET ont besoin de θja, θjc et θjb, qu'ils utilisent ensuite dans la conception du système. Ils peuvent exiger qu'une résistance thermique donnée ne dépasse pas une valeur spécifique et exiger que la conception du boîtier fournisse cette performance. (Voir JESD51-12 de JEDEC, Lignes directrices pour la création de rapports et l'utilisation des informations thermiques des packages pour plus de détails).

 

  La simulation thermique est le moyen le plus économique d’explorer la sélection et l’appariement des matériaux. En simulant la puce en état de fonctionnement, nous trouvons généralement un ou plusieurs points chauds, nous pouvons donc ajouter du cuivre au matériau de base sous les points chauds pour faciliter la dissipation thermique ; ou changez le matériau d'emballage et ajoutez un dissipateur thermique. L'intégrateur système peut préciser que les résistances thermiques θja, θjc et θjb ne doivent pas dépasser certaines valeurs. Normalement, la température de jonction du silicium doit être maintenue en dessous de 125 degrés.

Une fois la simulation terminée, l’usine d’emballage réalise un plan d’expériences (DOE) pour arriver à la solution d’emballage finale.

04 Sélectionnez TIM

Dans un boîtier, plus de 90 % de la chaleur est dissipée à travers le boîtier, depuis le haut de la puce jusqu'à un dissipateur thermique, généralement des ailettes verticales à base d'aluminium anodisé. Un matériau d'interface thermique (TIM) à haute conductivité thermique est placé entre la puce et le boîtier pour faciliter le transfert de chaleur. Les TIM de nouvelle génération pour processeurs incluent des alliages de tôle tels que l'indium et l'étain, ainsi que de l'étain fritté à l'argent, avec des conductivités de 60 W/mK et 50 W/mK respectivement.

À mesure que les fabricants font passer les SoC aux processus chiplet, davantage de TIM avec des propriétés et des épaisseurs différentes sont nécessaires.

YoungDo Kweon, directeur principal de la R&D chez Amkor, a déclaré que pour les systèmes haute densité, la résistance thermique du TIM entre la puce et le boîtier a un impact plus important sur la résistance thermique globale du module emballé. Les tendances en matière de puissance augmentent considérablement, en particulier pour la logique, c'est pourquoi nous nous concentrons sur le maintien de températures de jonction basses pour garantir un fonctionnement fiable des semi-conducteurs. Bien que les fournisseurs de TIM fournissent des valeurs de résistance thermique pour leurs matériaux, en réalité, la résistance thermique de la puce au boîtier (θjc) est affectée par le processus d'assemblage lui-même, y compris la qualité de la liaison et la zone de contact entre la puce et le TIM. Il a noté que les tests avec des outils d'assemblage et des matériaux de liaison réels dans un environnement contrôlé sont essentiels pour comprendre les performances thermiques réelles et sélectionner le meilleur TIM pour la qualification du client.

Les lacunes constituent un problème particulier. Parry de Siemens a déclaré : « L'utilisation de matériaux dans l'emballage constitue un défi de taille. Nous savons déjà que les propriétés matérielles de l'adhésif ou de la colle, ainsi que la manière dont le matériau mouille la surface, affecteront la résistance thermique globale présentée par le matériau. c'est-à-dire la résistance de contact. Cela dépend beaucoup de la façon dont le matériau s'écoule dans la surface sans créer d'imperfections qui créent une résistance supplémentaire au flux de chaleur.

 

05 Aborder différemment les problèmes de chaleur

Les fabricants de puces recherchent des moyens de résoudre le problème de la dissipation thermique. Randy White, responsable du programme de solutions de mémoire chez Keysight Technologies, a déclaré : « La méthode de packaging reste la même. Si vous réduisez la taille de la puce d'un quart, elle s'accélérera. Il peut y avoir des différences d'intégrité du signal. En raison des clés de package externes Le fil de liaison entre dans la puce, et plus le fil est long, plus l'inductance est grande, donc il y a la partie performance électrique. Alors, comment dissiper autant d'énergie dans un espace suffisamment petit ? C'est un autre paramètre clé qui doit être étudié. ".

Cela a conduit à des investissements importants dans la recherche de pointe sur les cautionnements, apparemment axés sur les cautionnements hybrides. Mais le collage hybride coûte cher et reste limité aux applications de type processeur hautes performances, TSMC étant actuellement l'une des seules sociétés à proposer cette technologie. Cependant, les perspectives de combinaison de photons sur puces CMOS ou de nitrure de gallium sur silicium sont prometteuses.

06 Conclusion

L'idée initiale d'un emballage avancé est qu'il fonctionnera comme des briques Lego : les puces développées à différents nœuds du processus pourront être assemblées ensemble et les problèmes thermiques seront atténués. Mais cela a un coût. Du point de vue des performances et de la puissance, la distance que le signal doit parcourir est importante, et les circuits qui sont toujours allumés ou qui doivent rester partiellement ouverts peuvent avoir un impact sur les performances thermiques. Diviser une puce en plusieurs parties pour augmenter le rendement et la flexibilité n'est pas aussi simple qu'il y paraît. Chaque interconnexion du package doit être optimisée et les hotspots ne sont plus limités à une seule puce.

Les premiers outils de modélisation pourraient être utilisés pour exclure différentes combinaisons de puces, donnant ainsi un grand coup de pouce aux concepteurs de modules complexes. Dans cette ère de densités de puissance toujours croissantes, la simulation thermique et l’introduction de nouveaux TIM resteront essentielles.